中国科学院微电子研究所在POSIT浮点数SRAM存内计算宏芯片领域取得进展_电力电子芯片展pcimasia

POSIT是一种动态分配精度的新兴浮点数格式，特别适合AI计算，因其在相同位宽下(如POSIT8对比INT8)能提供更优性能。其核心优势在于对接近零的数值赋予高精度，而对极大/极小数值则适度牺牲精度以扩展表示范围。

此前，针对POSIT的专用硬件设计未能充分利用其​​尾数长度可变​​的关键特性。本研究指出，通过设计一种能动态适应此特性、并选择性简化尾数乘法的近似计算策略，有望显著降低POSIT乘法器中功耗占比最高的尾数乘法计算开销，且对最终算法精度影响可控。

近日，中国科学院微电子研究所集成电路制造技术全国重点实验室张锋研究员团队提出了一种基于动态预测POSIT结果尾数长度的SRAM存内计算宏，在较小的算法精度损失下实现吞吐率和能效的共同提升。

针对POSIT的变长尾数特点提出了一种新的数字CIM宏，其可以在执行POSIT浮点MAC计算之前确定乘法计算中尾数的哪些部分可以被舍弃。使用无符号Radix8 Booth的乘法计算逻辑电路和最终周期融合(FCF)技术，进一步减少了CIM宏的计算周期数量，并将能效提高了2.19-2.79倍。

针对CIM结构无法支持计算周期灵活跳过的问题，设计了一个CIM宏级近似计算控制 (MACC) 单元来动态调整单个CIM宏的计算周期数量，实现了 1.89 倍的加速效果，而近似计算的平均绝对百分比误差 (Mean Absolute Percentage Error，MAPE) 损失仅为 3.24%。针对尾数乘法中的稀疏bit，提出了一个激活尾数对齐跳过 (AMAS) 单元，帮助于减少稀疏激活数据的输入周期数量，从而获得 1.41 倍的性能提升。

该研究得到了科技部重点研发计划、国家自然科学基金、中国科学院战略先导专项等项目的支持。本研究以“A 28-nm 88.3-TFLOPS/W POSIT-Approximate-Calculation-Based Digital Computing-in-Memory Macro Incorporating Final-Cycle Fusion and Joint-Skipping” 为题发表在集成电路设计领域旗舰期刊IEEE Journal of Solid-State Circuits上，微电子所博士研究生吴昊为第一作者、张锋研究员与清华大学陈勇教授为通讯作者。

POSIT作为一种新兴的浮点数格式，其前沿发展主要集中在提升人工智能等数据密集型计算的能效和精度。以下是三个关键方向：

高效硬件计算架构

针对POSIT格式动态位宽的特性，研究人员正着力设计创新的硬件计算架构。例如，通过开发​​动态预测尾数长度​​的技术，在存内计算宏芯片上实现了近似计算，从而大幅降低功耗。相关研究在28nm工艺下实现了高达​​88.3 TFLOPS/W​​的能效，为边缘AI设备提供了高性能低功耗的解决方案。

专用加速器与存内计算

将POSIT与存内计算(CIM)范式深度结合是另一大趋势。这种结合旨在彻底突破传统冯·诺依曼架构的“内存墙”瓶颈。通过设计​​双向规程处理单元(BRPU)​​ 和​​循环交替计算调度单元(CASU)​​ 等专用电路，可以在支持POSIT高精度计算的同时，显著减少数据搬运开销，提升整体计算吞吐量。

软硬件协同优化

POSIT的发展也体现在软硬件协同优化上，推动其成为更通用的数据格式。除了计算架构的创新，业界也在积极构建围绕POSIT的​​完整工具链​​和​​生态系统​​。这包括优化编译器、函数库以及将其应用于更广泛的场景，如三维视觉姿态估计，以期在未来替代传统的FP32/FP16格式。 希望这些信息能帮助你了解POSIT的前沿动向。如果你对某个具体方向特别感兴趣，我们可以继续深入探讨。

文章、资料来源：集微网

2025PCIM Asia Shanghai — 上海国际电力元件、可再生能源管理展览会暨研讨会将于2025年9月24日至9月26日在上海新国际博览中心举行。上海电子展门票领取及更多资讯，详情请点击：2025PCIM Asia Shanghai — 上海国际电力元件、可再生能源管理展览会暨研讨会